EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

01179334

PUBLICATION DATE

17-07-89

APPLICATION DATE

05-01-88

APPLICATION NUMBER

63000459

APPLICANT:

CITIZEN WATCH CO LTD:

INVENTOR:

IINUMA YOSHIO;


INT.CL.


H01L 21/60 H01L 21/56


TITLE

MOUNTING OF SEMICONDUCTOR

DEVICE









ABSTRACT :

PURPOSE: To form a lead structure whose lead part is sufficiently thin, where an interval is fine and which is comparatively strong by a method wherein, after a lead pattern for external connection use of a semiconductor device electrode has been formed on a substrate, a bare chip of a semiconductor device has been bonded onto the lead pattern in a facedown manner, this semiconductor device is sealed by using a sealing material such as a resin or the like and only the substrate is removed.

CONSTITUTION: A resist 11 for conductor lead pattern formation use is formed on one face of a substrate 10 of aluminum, stainless steel or the like; after that, openings are made in this resist 11; conductor lead patterns 12 composed of copper, aluminum, an alloy of these or the like are formed in the openings by an electrolytic plating method or the like. Then, the resist 11 is removed; after that, the semiconductor device 14 is bonded onto the conductor lead patterns 12 in a facedown manner by using a conductive bonding material 13 such as a solder, a conductive paste or the like. After that, the semiconductor device 14 is covered wholly with a sealing material 15 such as a resin-based material or the like; a gap between the semiconductor device 14 and the base substrate 10 is filled. Then, the base substrate 10 is removed; a package of the semiconductor device is completed.

COPYRIGHT: (C) JPO

⑩ 日本国特許庁(JP)

① 特許出願公開

砂公開特許公報(A)

平1-179334

⑤Int.Cl.⁴

١.

識別記号

庁内整理番号

⑪公開 平成1年(1989)7月17日

H 01 L 21/60 21/56

Z-6918-5F R-6835-5F

審査請求 未請求 請求項の数 1 (全5頁)

◎発明の名称 半導体素子の実装方法

②特 願 昭63-459

母出 願 昭63(1988)1月5日

母発 明 者 平 澤

宏 幸

埼玉県所沢市大字下富字武野840 シチズン時計株式会社

技術研究所内

母発明者 飯沼

芳 夫

埼玉県所沢市大字下富字武野840 シチズン時計株式会社

技術研究所内

毎出 願 人 シチズン時計株式会社

東京都新宿区西新宿2丁目1番1号

明 細 32

1. 発明の名称

半導体素子の実装方法

2. 等許請求の範囲

〔従来の技術と問題〕

電子機器の軽薄短小化への要求と高密度実装への要求から電子部品のより小型で薄型なパッケージが多用されつつある。従来子の実装用パッケージが多用されつつある。従来の表面実装用パッケージ(SOP)、クアド・フラット・パッケージ(QFP)、ブラスチック・リーディド・チップ・キャリア(PLCC)等は、サービの大型である。

従って同パッケージを回路基板等に実装した場

医骶鼻氏连接位氏性

() 産業上の利用分数)

医混形性异常性细胞性性神经性 化二氯甲酚二甲酚

のとして、 半導体素子前種の外部複結用リードで シームがバッケーク別部から労出した構造を持つ

Company of the compan

体果子14を封止した対しちの別別からは、 ディングワイヤー40を覆うようにあためにまたすの間になったがにするためにするためにする方向になったが厚さらいた。同バックのでは、 対したなることが原ったのではは体を計したが厚であるにも低度方向によるではは体をを計したが、 対してしまう。バックテを放ったが考えられるといった。 方の実装スペースを小さくする等が考えられる。

現在、表面実装用パッケージのリードフレーム用の板厚は 0.1~ 0.2 mmのニッケルー鉄合金系のものが多用されている。ピッチの様細化を計りリードピッチを 0.5 mm以下にしようとするとリード幅は 0.2 mm 前後になるが、このとき板厚を輝くしないとエッチングによるパターニングができない。

しかし、板潭を薄くして同様のリードフレームを形成するとリード強度が低下して取扱いが複雑 になる等の問題点がある。

例えば、リードバターンを頻メッキで形成させ、 イロニーギョンやまった※、ロゼリーではキャン

〔発明の目的〕

本発明の目的は上記のような問題点に着目して、リード記の厚さが十分薄く、 敬細 ピッチ でありながらも比較的強固なリード構造を有し、 半導体素子の多ピン化に対応できる高密度実装に適した超小型・超薄型パッケージの実装方法を提供することにある。

〔発明の構成〕

上記目的を達成するため本発明の半導体素子の 実装方法においては、金属等のベース芸板上に半 導体素子気極の外部接続用リードバターンを形成 し、その上に半導体素子ペアチップをフェイスダ クンポンディング等の方法でポンディングした後、 この半導体素子を樹脂等の對止材により對止する。

次にリードバターンを形成したベース基板のみをエッテング或はピーリング等により除去することで、封止材とリードバターンとが一体化したバッケージを形成させる。

〔作用〕

このバッケージング法では、ベース基板除去の

た 耐剥離力を増加させる (例えば對止材に食い込む機な)形状で形成させること等でリードを強固で保持する事が可能である。

[実施例]

以下図面に基づき本発明の実施例を説明する。 第1図はフェイスをクンポンディングにより半 連体素子を実装する場合のパッケージング工程を 示した断面図である。第1図回に示すように知知、 アルミニウム、ステンレス等の材質で厚さの1~ 3 22程のペース基板10の片面に導体リードパターン形成用の感光性樹脂であるレジスト11を形成した後に、このレジスト11に導体リードパター

スリーターで、アをお与えば成工程があり、 P ス基度の終去が容易となる。対比なとリードバターンとの主義性を作用だける点については対比な

大に領1回がと示すようシジストリニ管理故る 単田、海道ペースト等の再復接合材13を目いて

特閒平1-179334(3)

(のに示すように衝脂系材料等の対止材 1 5 によって半導体素子 1 4 全体を覆い、かつ半導体素子 1 4 とベース基板 1 0 との間を埋めるように対止する。

次にベース基板10を除去し、第1回(d)に示すように半導体素子のバッケージを完成する。ベース 種板10の除去方法は、機械的ピーリング、酸類等の薬品による混式エッチングやリアクティブ・イオン・エッチング(RIE)等による乾式エッテングなどどの様な方法でもよい。

第1 図における事体リードバターン 1 2 はバッケージの 回路基板上へのボンディングの仕様に応じて、 半導体素子の外部引き出し用危極と同じ配置、 封止材の外局よりも外側に引き出した配置、 半導体素子の外部引き出し用電優よりも内傷に引き出した配置或はそれらを組み合わせた配置に形成することができる。このことを第2 図に示す。

第2図(a)、(b)、(c)は導体リードバターンのリードの引き出し方法を示す平面図、及び第2図(d)、(e)、(f)はそれぞれ第2図(a)、(b)、(c)の引き出し方

また、上記載2図(a)、(b)、(c)の導体リードバターン形状は組み合わせることも可能である。

第3図はベース着板塗去を容易にするために剥離層を設け、また對正材によってリードバターン を強固に保持させる構造にする実施例を示した工程断面図である。

まず第3回(11に示すようにベース基度10上に 制雄層30を形成する。利群層30は後工程で形 成する導体リードバターン12と利難し易い材料、 例えば事体リードバターン12を翔メッキで形成 させる場合、銅との密度力が弱い材料としてのチー メニクムを用いて蒸着、スパッタリング等により

法に対応して製造される半導体業子のパッケージ の所面図である。第2図(a)は、後工程で形成され る封止材の外間16よりも内側の半導体素子の外 部引き出し用電極と同じ配置の導体リードバター ン12aを形成した実施例で、この場合製造され る半導体素子のパッケージは第2図(d) K 示寸断面 形状のようになる。第2図(4)は、後工程で形成さ れる封止材の外周16よりも外側に、導体リード バターン120を引き出す形状にした実施例で、 この場合製造される半導体素子のバッケージは第 2 図(e)に示す断面形状になる。このとき封止材 15から外部へ引き出された海体リードパメーン 120はパッケージの回路基板上へのポンディン グの仕様に応じて、切断或は折り曲げ等の加工を することも可能となる。第2図(c)は、後工程で形 成される封止材の全局16よりも内側の半導体素 子の外部引き出し用電圧よりも更に内側に、導体 リードパターン12cを引き出す形状にした実施 例で、この場合製造される半導体素子のパッケー ジは第2図(1)に示す断面形状になる。

導体リードバターン12上に導て接合材13を用いて接合する。 続いて第3回(d) に示すように、半導体素子14全体を覆うように対止材15で対止する。

このとき先に形成した導体リードバターン12 の践方向に突き出た頭部の下側にも対止材15が 回り込み導体リードバターン12はより強固に対 止材15と一体化保持されることになる。更にベース基板10及び剥離層30を對止材15と剥離 層30との界面から除去し、第3図(e)に示すより にパッケージを完成する。ベース基板10及び剥 離層30の除去方法は、機械的ピーリング、破類

本発明のようセットデンでは、男子記ればすび 思のパッケークに見られるような對上材するから 要は、ケリードフルニュナが無り、また・・・

特開平1-179334(4)

無いので、より半導体素子サイズに近いパッケー ジを提供することが可能である。

(発明の効果)

上述のように本発明による半導体素子の実装方法では、従来の表面実装に関すると体表ではないできるにないできる。更によるとができる。更によることができるとができる。更によることができるとができるとがあり、半導体素子の多ピン化へ対応できる実法を可能とする。

従って高密度な表面実装に適応した半導体装置を提供する上に、更にはベア・チップの使いにくい多チップ搭載ポード製品、例えばICカード、メモリーカード等の実装に有効といった効果がある。

4. 図面の簡単な説明


第1四、第3回はいずれも本発明の実施例にお


ける製造工程を示す断面図、第2図(a)、(b)、(c) および(d)、(e)、(f) は本発明の実施例におけるそれぞれ平面図および新面図、第4図は従来例を示す新面図である。

- 10……ベース差板、
- 11……レジスト、
- 12……導体リードバターン、
- 1 3 …… 導電接合材。
- 1 4 …… 半導体聚子、
- 15……對止材、
- 16……封止材の外周部、
- 30……剝維酒、
- 40……ボンディングワイヤー、
- 4 1 ……リードフレーム。


特許出願人 シチズン時計株式会社







特開平1-179334(5)



第 4 図
14.半導体素子
40.ボンディンプワイヤー
15 訂止权